A fejlett csomagolás a „Több mint Moore” korszak egyik technológiai csúcspontja.Ahogy a chipek miniatürizálása egyre nehezebbé és drágábbá válik az egyes folyamatcsomópontokon, a mérnökök több chipet helyeznek el fejlett csomagokba, hogy többé ne kelljen zsugorítaniuk.Ez a cikk röviden bemutatja a fejlett csomagolástechnikában használt 10 leggyakoribb kifejezést.
2.5D csomagok
A 2.5D-s csomag a hagyományos 2D IC-csomagolási technológia továbbfejlesztése, amely finomabb vonal- és helykihasználást tesz lehetővé.A 2,5D-s csomagban a csupasz matricákat egymás mellé rakják vagy egymás mellé helyezik egy szilícium-átmenettel (TSV-k) ellátott közbeiktató réteg tetejére.Az alap vagy interposer réteg biztosítja a kapcsolatot a chipek között.
A 2.5D-s csomagot általában csúcskategóriás ASIC-ekhez, FPGA-khoz, GPU-khoz és memóriakockákhoz használják.2008-ban a Xilinx a nagy FPGA-jait négy kisebb, nagyobb hozamú chipre osztotta, és ezeket a szilícium interposer réteghez csatlakoztatta.Így születtek meg a 2.5D-s csomagok, amelyeket végül széles körben használnak a nagy sávszélességű memória (HBM) processzorok integrálására.
Egy 2.5D-s csomag diagramja
3D csomagolás
A 3D-s IC-csomagban a logikai kockák egymásra vannak rakva, vagy tárolószerszámmal vannak felszerelve, így nincs szükség nagy System-on-Chips (SoC) építésére.A matricákat egy aktív interposer réteg köti össze egymással, míg a 2.5D IC-csomagok vezetőképes dudorokat vagy TSV-ket használnak az alkatrészek egymásra helyezéséhez, a 3D IC-csomagok pedig több réteg szilícium lapkát kötnek össze a TSV-ket használó alkatrészekkel.
A TSV-technológia mind a 2,5D, mind a 3D IC-csomagokban a kulcsfontosságú technológia, a félvezetőipar pedig a HBM technológiát használja a DRAM-chipek 3D-s IC-csomagokban történő előállítására.
A 3D-s csomag keresztmetszeti képe azt mutatja, hogy a szilícium chipek közötti függőleges összekapcsolás fémréz TSV-ken keresztül valósul meg.
Chiplet
A chipletek a 3D IC-csomagolás egy másik formája, amely lehetővé teszi a CMOS és a nem CMOS összetevők heterogén integrációját.Más szóval, ezek kisebb SoC-k, amelyeket chipleteknek is neveznek, nem pedig nagy SoC-k egy csomagban.
Egy nagy SoC-nak kisebb, kisebb chipekre bontása nagyobb hozamot és alacsonyabb költségeket kínál, mint egyetlen csupasz matrica.a chipletek lehetővé teszik a tervezők számára, hogy kihasználják az IP széles skáláját anélkül, hogy mérlegelniük kellene, hogy melyik folyamatcsomópontot és milyen technológiát használjanak a gyártáshoz.A chip előállításához sokféle anyagot használhatnak, beleértve a szilíciumot, az üveget és a laminátumokat.
A chiplet alapú rendszerek több chipletből állnak egy közvetítő rétegen
Fan Out csomagok
A Fan Out csomagban a „csatlakozás” a chip felületéről le van húzva, hogy több külső I/O-t biztosítson.Epoxi formázóanyagot (EMC) használ, amely teljesen be van ágyazva a szerszámba, így nincs szükség olyan eljárásokra, mint például az ostya ütköztetése, folyósítása, flip-chip felszerelése, tisztítása, alsó permetezése és kikeményítése.Ezért nincs szükség közbenső rétegre sem, ami jelentősen megkönnyíti a heterogén integrációt.
A Fan-out technológia kisebb csomagot kínál több I/O-val, mint más csomagtípusok, és 2016-ban ez volt a technológiai sztár, amikor az Apple a TSMC csomagolási technológiáját felhasználva integrálta 16 nm-es alkalmazásprocesszorát és mobil DRAM-ját egyetlen csomagba az iPhone számára. 7.
Kihúzható csomagolás
Fan-Out Wafer Level Packaging (FOWLP)
A FOWLP technológia a wafer-level csomagolás (WLP) továbbfejlesztése, amely több külső csatlakozást biztosít a szilícium chipek számára.Ez magában foglalja a chip beágyazását egy epoxi formázóanyagba, majd egy nagy sűrűségű újraelosztó réteg (RDL) felépítését az ostya felületére, és forrasztógolyók felhordását egy helyreállított ostya kialakításához.
A FOWLP számos csatlakozást biztosít a csomag és a felhordó tábla között, és mivel a hordozó nagyobb, mint a matrica, a szerszám osztása valójában lazább.
Példa egy FOWLP csomagra
Heterogén integráció
A külön-külön gyártott komponensek magasabb szintű összeállításokba integrálása növelheti a funkcionalitást és javíthatja az üzemi jellemzőket, így a félvezető alkatrészgyártók képesek a különböző folyamatfolyamatokkal rendelkező funkcionális alkatrészeket egyetlen szerelvénybe kombinálni.
A heterogén integráció hasonló a rendszerben-csomagoláshoz (SiP), de ahelyett, hogy több csupasz matricát kombinálna egyetlen hordozón, több IP-t kombinál chipletek formájában egyetlen hordozón.A heterogén integráció alapötlete, hogy több különböző funkciójú komponenst kombináljunk ugyanabban a csomagban.
Néhány technikai építőelem a heterogén integrációban
HBM
A HBM egy szabványos veremtárolási technológia, amely nagy sávszélességű csatornákat biztosít a veremen belüli adatokhoz, valamint a memória és a logikai összetevők között.A HBM-csomagok összerakják a memóriát, és TSV-n keresztül összekapcsolják őket, hogy nagyobb I/O-t és sávszélességet hozzanak létre.
A HBM egy JEDEC szabvány, amely függőlegesen integrálja a DRAM-összetevők több rétegét egy csomagba, az alkalmazásprocesszorokkal, GPU-kkal és SoC-kkel együtt.A HBM elsősorban 2.5D-s csomagként valósul meg csúcskategóriás szerverekhez és hálózati chipekhez.A HBM2 kiadás most a kezdeti HBM kiadás kapacitás- és órajel-korlátaival foglalkozik.
HBM csomagok
Köztes réteg
Az interposer réteg az a csatorna, amelyen keresztül az elektromos jelek a csomagban lévő többchipes csupasz szerszámból vagy táblából továbbíthatók.Ez az elektromos interfész az aljzatok vagy csatlakozók között, lehetővé téve a jelek távolabbi terjesztését, valamint a kártya más aljzataihoz való csatlakoztatását.
A köztes réteg készülhet szilíciumból és szerves anyagokból, és hídként szolgál a többszerszámos szerszám és a tábla között.A szilícium interposer rétegek bevált technológia nagy finom pitch I/O sűrűséggel és TSV képződési képességekkel, és kulcsszerepet játszanak a 2,5D és 3D IC chipek csomagolásában.
A rendszer particionált köztes réteg tipikus megvalósítása
Újraelosztási réteg
Az újraelosztó réteg tartalmazza azokat a rézcsatlakozásokat vagy elrendezéseket, amelyek lehetővé teszik a csomagolás különböző részei közötti elektromos kapcsolatokat.Ez egy fém vagy polimer dielektromos anyag réteg, amely csupasz szerszámmal egymásra rakható a csomagban, így csökkentve a nagy lapkakészletek I/O távolságát.Az újraelosztási rétegek a 2.5D és 3D csomagmegoldások szerves részévé váltak, lehetővé téve, hogy a rajtuk lévő chipek közvetítő rétegek segítségével kommunikáljanak egymással.
Integrált csomagok újraelosztási rétegekkel
TSV
A TSV a 2,5D és 3D csomagolási megoldások kulcsfontosságú megvalósítási technológiája, és egy rézzel töltött ostya, amely függőleges összeköttetést biztosít a szilícium lapka szerszámon keresztül.Az egész szerszámon áthalad, hogy elektromos kapcsolatot biztosítson, és a legrövidebb utat képezi a szerszám egyik oldalától a másikig.
Az ostya elülső oldaláról átmenő lyukakat vagy átmenő nyílásokat maratnak egy bizonyos mélységig, amelyet azután szigetelnek és egy vezető anyag (általában réz) lerakásával töltenek meg.Miután elkészítették a chipet, az ostya hátoldaláról elvékonyítják, hogy szabaddá váljanak a nyílások és az ostya hátoldalán lerakódott fém a TSV összekapcsolás befejezéséhez.
Feladás időpontja: 2023.07.07